10.14489/vkit.2023.03.pp.003-008

DOI: 10.14489/vkit.2023.03.pp.003-008

Павлов А. А., Корнеев И. И., Макеев М. И., Павлов Ф. А., Царьков А. Н., Романенко А. Ю.
МЕТОДИЧЕСКИЙ АППАРАТ ЗАЩИТЫ ОТ ОШИБОК ПРОЦЕССОРОВ СПЕЦИАЛИЗИРОВАННЫХ ЭВМ
(с. 3-8)

Аннотация. Обоснована целесообразность использования алгебраических линейных кодов для обнаружения и коррекции ошибок в специализированных ЭВМ, позволяющих для мажоритарного метода и метода дублирования существенно сократить аппаратурные затраты и использовать в этих целях 10…30 % резервного оборудования. Установлена возможность использования корректирующих кодов для исправления ошибок процессора при обработке информации. Рассмотрен пример использования кода Хемминга для коррекции ошибок процессора при выполнении операции сложения. Показано, что существующие алгебраические коды не могут быть использованы для контроля арифметических операций вычитания и деления, так как не позволяют контролировать логическую операцию инвертирования, необходимую для представления отрицательного числа в дополнительном коде. Разработан алгоритм построения кода, позволяющего контролировать логическую операцию отрицания и, следовательно, представления отрицательного числа в дополнительном коде. Определены параметры разработанного кода. Рассмотрен пример использования предлагаемого кода для контроля арифметической операции вычитания.

Ключевые слова: алгебраический линейный код; дополнительный код; операция инвертирования; операция вычитания.

Pavlov A. A., Korneev I. I., Makeev M. I., Pavlov F. A., Tsarkov A. N., Romanenko A. Yu.
METHODICAL APPARATUS FOR PROTECTING AGAINST ERRORS OF PROCESSOR OF SPECIALIZED COMPUTERS
(pp. 3-8)

Abstract. An analysis of methods for detecting and correcting errors in specialized computers has been carried out, which shows that the most effective methods for detecting and correcting errors are corrective codes with syndromic decoding, which allows solving this problem using 10…30 % of hardware costs for these purposes. The possibility of using corrective codes to control the processor when performing arithmetic and logical operations, with the exception of the logical negation operation, has been established. The necessity of controlling the negation operation when constructing an additional code is substantiated, since when it is formed, the values of information bits are first inverted, and one is added to the result obtained. The two’s complement code is used to correct the result of the product when the signs of the multiplicand and the multiplier differ. The division operation is carried out by repeatedly subtracting the divisor from the dividend (adding the dividend to the divisor presented in the additional code). An example of using a Hamming code to correct processor errors during an addition operation is considered. It is shown that the existing algebraic codes cannot be used to control the arithmetic operations of subtraction and division, since they do not allow controlling the logical inversion operation necessary to represent a negative number in an additional code. An algorithm for constructing a code has been developed that makes it possible to control the logical operation of negation and, consequently, the representation of a negative number in an additional code. The parameters of the developed code are determined. A methodical apparatus for detecting and correcting processor errors when performing arithmetic operations of multiplication and division is proposed. An example of using the proposed code to control the arithmetic operation of subtraction is considered. In contrast to the methods of using codes to control the arithmetic operation of addition, the proposed code allows you to control the formation of an additional code to detect and correct errors when performing a subtraction (division) operation. The use of the proposed method makes it possible to significantly reduce hardware costs for detecting and correcting errors in a computer.

Keywords: Algebraic linear code; Additional code; Inversion operation; Subtraction operation.

+ - Информация об авторах (About the Authors) Click to collapse

Рус

А. А. Павлов, И. И. Корнеев, М. И. Макеев, Ф. А. Павлов (Военная академия Ракетных войск стратегического назначения имени Петра Великого, Серпухов, Россия) E-mail: Этот e-mail адрес защищен от спам-ботов, для его просмотра у Вас должен быть включен Javascript
А. Н. Царьков, А. Ю. Романенко (Автономная некоммерческая организация «Институт инженерной физики», Серпухов, Россия)

Eng

A. A. Pavlov, I. I. Korneev, M. I. Makeev, F. A. Pavlov (The Military Academy of Strategic Rocket Troops after Peter the Great, Serpukhov, Russia) E-mail: Этот e-mail адрес защищен от спам-ботов, для его просмотра у Вас должен быть включен Javascript
A. N. Tsarkov, A. Yu. Romanenko (Autonomous Non-Profit Organization “Institute of Engineering Physics”, Serpukhov, Russia)

+ - Библиографический список (References) Click to collapse

Рус

1. Гребешков А. Ю. Микропроцессорные системы и программное обеспечение в средствах связи: учеб. пособие. Самара: ПГУТИ, 2009. 298 с.
2. Щербаков Н. С. Самокорректирующиеся дискретные устройства. М.: Машиностроение, 1975. 214 с.
3. Щербаков Н. С. Достоверность работы цифровых устройств. М.: Машиностроение, 1989. 224 с.
4. Kim H., Shin K. G. Evaluation of Fault Tolerance Latency from Real-Time Application`s Perspectives // IEEE Transactions on Сomputers. 2000. V. 49, No. 1. P. 55 – 64.
5. A Fault Tolerant Signal Processing Computer / K. Prager, M. Vahey, W. Farwell, J. Whitney et al // Proceeding International Conference on Dependable Systems and Networks. DSN 2000. 2000. P. 169 – 174.
6. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs // ESSCIRC 2008 – 34th European Solid-State Circuits Conference. 15 – 19 September, 2008. Edinburgh, UK, 2008.
7. Павлов А. А., Павлов П. А., Царьков А. Н., Хоруженко О. В. Контроль процессора в автоматизированных измерительных системах // Измерительная техника. 2011. № 2. C. 12 – 15.
8. Павлов А. А., Волков В. З., Царьков А. Н., Корсунский Д. А. Обнаружение ошибок в арифметико-логических устройствах специализированных ЭВМ информационно-измерительных систем // Измерительная техника. 2018. № 6. С. 35 – 40.
9. Павлов А. А., Волков В. З., Царьков А. Н., Корсунский Д. А. Методический подход повышения достоверности функционирования устройств обработки информации с минимальной информационной и аппаратурной избыточностью // Приборы и системы. Управление, контроль, диагностика. 2018. № 6. С. 30 – 37.
10. Метод коррекции ошибок в арифметико-логических устройствах процессоров информационно-измерительных систем / А. А. Павлов, А. Н. Царьков, А. В. Долговязов, В. З. Волков и др. // Измерительная техника. 2019. № 4. С. 30 – 37.

Eng

1. Grebeshkov A. Yu. (2009). Microprocessor systems and software in communications: a textbook. Samara: PGUTI. [in Russian language]
2. Shcherbakov N. S. (1975). Self-correcting discrete devices. Moscow: Mashinostroenie. [in Russian language]
3. Shcherbakov N. S. (1989). Reliability of work of digital devices. Moscow: Mashinostroenie. [in Russian language]
4. Kim H., Shin K. G. (2000). Evaluation of Fault Tolerance Latency from Real-Time Application`s Perspectives. IEEE Transactions on Сomputers, Vol. 49 (1), pp. 55 – 64.
5. Prager K., Vahey M., Farwell W., Whitne J. y et al. (2000). A Fault Tolerant Signal Processing Computer. Proceeding International Conference on Dependable Systems and Net Works. DSN 2000, pp. 169 – 174.
6. Naseer R., Draper J. (2008). Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs. ESSCIRC 2008 – 34th European Solid-State Circuits Conference. Edinburgh.
7. Pavlov A. A., Pavlov P. A., Tsar'kov A. N., Horuzhenko O. V. (2011). Processor control in automated measuring systems. Izmeritel'naya tekhnika, (2), pp. 12 – 15. [in Russian language]
8. Pavlov A. A., Volkov V. Z., Tsar'kov A. N., Korsunskiy D. A. (2018). Error detection in arithmetic-logical devices, specialized computers for information and measurement systems. Izmeritel'naya tekhnika,(6), pp. 35 – 40. [in Russian language]
9. Pavlov A. A., Volkov V. Z., Tsar'kov A. N., Korsunskiy D. A. (2018). Methodical approach to increase the reliability of the functioning of information processing devices with minimal information and hardware redundancy. Pribory i sistemy. Upravlenie, kontrol', diagnostika, (6), pp. 30 – 37. [in Russian language]
10. Pavlov A. A., Tsar'kov A. N., Dolgovyazov A. V., Volkov V. Z. et al. (2019). Error correction method in arithmetic-logical units of processors of information-measuring systems. Izmeritel'naya tekhnika,(4), pp. 30 – 37. [in Russian language]

+ - Заказать электронную версию статьи (Purchase digital version of a single article) Click to collapse

Рус

Статью можно приобрести в электронном виде (PDF формат).

DOI: 10.14489/vkit.2023.03.pp.003-008

Скопируйте DOI статьи и перейдите по ссылке https://id-spektr.ru/product/pokupka-elektronnoy-stati-iz-zhurnala-vestnik-kompyuternyh-i-informatsionnyh-tehnologiy

В комментарии к заказу обязательно укажите DOI статьи.

Eng

This article is available in electronic format (PDF).

DOI: 10.14489/vkit.2023.03.pp.003-008

Copy the article DOI and follow the link https://id-spektr.ru/product/pokupka-elektronnoy-stati-iz-zhurnala-vestnik-kompyuternyh-i-informatsionnyh-tehnologiy

Please specify the article DOI in the order comments.