10.14489/vkit.2022.03.pp.051-056

DOI: 10.14489/vkit.2022.03.pp.051-056

Павлов А. А., Царьков А. Н., Романенко Ю. А., Романенко А. Ю., Макеев М. И., Павлов Ф. А.
МЕТОДИЧЕСКИЙ АППАРАТ ОБЕСПЕЧЕНИЯ КОРРЕКЦИИ ОДИНОЧНЫХ И ОБНАРУЖЕНИЯ ДВОЙНЫХ ОШИБОК В ЗАПОМИНАЮЩИХ УСТРОЙСТВАХ
(с. 51-56)

Аннотация. Разработан метод кодирования информации для коррекции одиночных и обнаружения двойных ошибок, который в отличие от известных методов кодирования использует на один проверочный разряд меньше и, следовательно, обеспечивает сокращение аппаратурных затрат, связанных с хранением значений проверочных разрядов в устройстве памяти. Выявлены закономерности, позволяющие при декодировании формировать дополнительную проверку признака ошибки для определения ошибочных разрядов при возникновении неразличимых синдромов ошибок, вызванных сокращением основных проверочных разрядов. Проведено сравнение оценок корректирующей и обнаруживающей способности предлагаемого метода с существующим кодом, исправляющим одиночные ошибки и обнаруживающим двойные ошибки. Установлено, что предлагаемый код позволяет корректировать все одиночные ошибки, обнаруживать все двойные ошибки и при этом корректировать 27 % двойных ошибок.

Ключевые слова: корректирующий линейный код; информационные разряды; проверочные разряды; синдром ошибки; одиночные и двойные ошибки; информационная избыточность.

Pavlov A. A., Tsar’kov A. N., Romanenko A. Yu., Romanenko Yu. A., Makeev M. I., Pavlov F. A.
METHODICAL APPARATUS FOR ENSURING THE CORRECTION OF SINGLE ERRORS AND DETECTION OF DOUBLE ERRORS IN STORAGE DEVICES
(pp. 51-56)

Abstract. The analysis of errors that occur during the operation of static storage devices (SD) is carried out. The conclusion is drawn that single and double errors are most likely to occur in memory devices (single errors appear with a probability of up to 80 %, double errors up to 20 – 25 %, and errors of other multiplicity account for up to 2 %). Methods for protecting storage devices from single and double errors are considered. It has been established that at present, for the correction of single errors and the detection of double errors, a modified Hamming code is widely used, which uses for this purpose an additional parity bit for all bits of the code set. The necessity of developing a code that corrects single errors and detects double errors while reducing information redundancy is substantiated. Regularities have been identified that make it possible to form rules for encoding information, and when decoding, to form three additional checks for an error sign to determine erroneous bits in the event of indistinguishable error syndromes. The corrective ability of the proposed method of information coding is investigated. It has been established that the proposed code allows correcting all single errors, detecting all double errors and, at the same time, correcting some of the double errors that simultaneously occur in information and check bits. A regular information coding procedure is described for correcting single and detecting double errors while reducing information redundancy by one check bit and, consequently, reducing hardware costs associated with storing the values of check bits in a memory device. A comparative evaluation of the detection ability and information redundancy of the proposed method with a modified Hamming code is carried out using the example of coding an 11-bit information word. It has been established that for the code (15,11), the implementation of the proposed method makes it possible to detect all single and double errors, correct 100 % of single errors and 27 % of double errors, and use four check digits for these purposes (one less check digit than modified Hamming code). The conclusion is made that the reduction of information redundancy makes it possible to increase the code speed and reduce hardware costs associated with storing the values of a given bit in a memory device and, therefore, increase the probability of failure-free operation and reliability of the memory device operation while reducing information and hardware redundancy.

Keywords: Correcting linear code; Information bits; Check bits; Error syndrome; Single and double errors; Information redundancy.

+ - Информация об авторах (About the Authors) Click to collapse

Рус

А. А. Павлов (Военная академия Ракетных войск стратегического назначения имени Петра Великого MO РФ, Серпухов, Россия) E-mail: Этот e-mail адрес защищен от спам-ботов, для его просмотра у Вас должен быть включен Javascript
А. Н. Царьков, А. Ю. Романенко (Межрегиональное общественное учреждение «Институт инженерной физики», Серпухов, Россия)
Ю. А. Романенко, М. И. Макеев, Ф. А. Павлов (Военная академия Ракетных войск стратегического назначения имени Петра Великого МО РФ, Серпухов, Россия)

Eng

A. A. Pavlov (The Military Academy of Strategic Rocket Troops after Peter the Great, Serpukhov, Russia) E-mail: Этот e-mail адрес защищен от спам-ботов, для его просмотра у Вас должен быть включен Javascript
A. N. Tsar’kov, A. Yu. Romanenko (Interregional Social Foundation “Institute of Engineering Physics”, Serpukhov, Russia)
Yu. A. Romanenko, M. I. Makeev, F. A. Pavlov (The Military Academy of Strategic Rocket Troops after Peter the Great, Serpukhov, Russia)

+ - Библиографический список (References) Click to collapse

Рус

1. Гребешков А. Ю. Микропроцессорные системы и программное обеспечение в средствах связи. Самара: ПГУТИ, 2009. 298 с.
2. Пат. 2448359 РФ, МПК G 06 F 11/14; G 11 C 29/42. Устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации / К. Ю. Борисов и др.; заявитель и патентообладатель межрегиональное общественное учреждение «Институт инженерной физики»; заявл. 5.04.2011; опубл. 20.04.2012, Бюл. № 11.
3. Обнаружение ошибок в запоминающих устройствах информационно-измерительных систем / А. А. Павлов, А. Н. Царьков, П. А. Павлов и др. // Измерительная техника. 2017. № 10. С. 12 – 16.
4. Метод построения линейных кодов, обнаруживающих и корректирующих ошибки в байтах информации / А. А. Павлов, К. Ю. Борисов, П. А. Павлов и др. // Метрология. 2011. № 1. С. 3 – 16.
5. Павлов А. А., Царьков А. Н., Павлов А. А., Корсунский Д. А. Методический подход повышения достоверности функционирования устройств хранения и передачи информации с минимальной информационной и аппаратурной избыточностью // Приборы и системы. Управление, контроль, диагностика. 2017. № 5. С. 47 – 53.
6. Павлов А. А., Волков В. З., Царьков А. Н., Корсунский Д. А. Методический подход повышения достоверности функционирования устройств обработки информации с минимальной информационной и аппаратурной избыточностью // Приборы и системы: управление, контроль, диагностика. 2018. № 6. С. 30 – 37.
7. Hagbae Kim, Kang G. Shin Evaluation of Fault Tolerance Latency from Real-Time Application’s Perspectives // IEEE Transactions on computers. 2000. V. 49, Nо. 1. P. 55 – 64.
8. A Fault Tolerant Signal Processing Computer / K. Prager, M. Vahey, W. Farwell et al. // Proceedings International Conference on Dependable Systems and Networks (DSN 2000) 25 – 28 June 2000. New York, New York, USA P. 169 – 174.
9. Щербаков Н. С. Достоверность работы цифровых устройств. М.: Машиностроение, 1989. 224 с.
10. Щербаков Н. С. Самокорректирующиеся дискретные устройства. М.: Машиностроение, 1975. 214 с.
11. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs // Information Sciences

Eng

1. Grebeshkov A. Yu. (2009). Microprocessor systems and soft-ware in communications. Samara: PGUTI. [in Russian language]
2. Borisov K. Yu. et al. Data storage and transmission device with information byte error correction and information byte error detection. Ru Patent No. 2448359. Russian Federation. [in Russian language]
3. Pavlov A. A., Tsar'kov A. N., Pavlov P. A. et al. (2017). Error detection in storage devices of information-measuring systems. Izmeritel'naya tekhnika, (10), pp. 12 – 16. [in Russian language]
4. Pavlov A. A., Borisov K. Yu., Pavlov P. A. et al. (2011). A method for constructing linear codes that detect and correct errors in information bytes. Metrologiya, (1), pp. 3 – 16. [in Russian language]
5. Pavlov A. A., Tsar'kov A. N., Pavlov A. A., Korsunskiy D. A. (2017). A methodical approach to improve the reliability of the functioning of information storage and transmission devices with minimal information and hardware redundancy. Pribory i sistemy. Upravlenie, kontrol', diagnostika, (5), pp. 47 – 53. [in Russian language]
6. Pavlov A. A., Volkov V. Z., Tsar'kov A. N., Korsunskiy D. A. (2018). Methodical approach to increase the reliability of the functioning of information processing devices with minimal information and hardware redundancy. Pribory i sistemy: upravlenie, kontrol', diagnostika, (6), pp. 30 – 37. [in Russian language]
7. Hagbae Kim, Kang G. (2000). Shin Evaluation of Fault Tolerance Latency from Real-Time Application’s Perspectives. IEEE Trans-actions on computers, Vol. 49, (1), pp. 55 – 64.
8. Prager K., Vahey M., Farwell W. et al. (2000). A Fault Tolerant Signal Processing Computer. Proceedings International Conference on Dependable Systems and Networks (DSN 2000), pp. 169 – 174. New York.
9. Shcherbakov N. S. (1989). Reliability of work of digital devices. Moscow: Mashinostroenie. [in Russian language]
10. Shcherbakov N. S. (1975). Self-correcting discrete devices. Moscow: Mashinostroenie. [in Russian language]
11. Naseer R., Draper J. (2008). Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs. Information Sciences Institute, University of Southern California. IEEE Transactions on Device and Materials Reliability, Vol. 6, pp. 222 – 225.

+ - Заказать электронную версию статьи (Purchase digital version of a single article) Click to collapse

Рус

Статью можно приобрести в электронном виде (PDF формат).

Стоимость статьи 500 руб. (в том числе НДС 18%). После оформления заказа, в течение нескольких дней, на указанный вами e-mail придут счет и квитанция для оплаты в банке.

После поступления денег на счет издательства, вам будет выслан электронный вариант статьи.

Для заказа скопируйте doi статьи:

10.14489/vkit.2022.03.pp.051-056

и заполните форму

Отправляя форму вы даете согласие на обработку персональных данных.

Eng

This article is available in electronic format (PDF).

The cost of a single article is 450 rubles. (including VAT 18%). After you place an order within a few days, you will receive following documents to your specified e-mail: account on payment and receipt to pay in the bank.

After depositing your payment on our bank account we send you file of the article by e-mail.

To order articles please copy the article doi:

10.14489/vkit.2022.03.pp.051-056

and fill out the form